

1) scrivere come somma canonica, semplificarla nella forma minima e implementarla in logica CMOS

A	B	C	X
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

2) tracciare le forme d'onda

```

entity logic_gate is
    port (a,b: in bit; q: out bit);
end logic_gate;
architecture behavioural of logic_gate is
    signal x, y: bit;
begin
    x<=a or b;
    q<=x and y after 10 ns;
    y<=b and x after 2 ns;
end behavioural;

entity test_bench is
end;
architecture behaviour of test_bench is
    component logic_gate
        port (a,b: in bit; q: out bit);
    end component;
    signal a,b,q: bit;
begin
    DUT : logic_gate port map (a, b, q);

    stimulus: process
        begin
            a <= '0';
            b <= '0';
            wait for 100 ns;
            a <= '1';
            wait for 100 ns;
            b <= '1';
            wait for 2000 ns;
        end process;
    end behaviour;


```

3) scrivere come somma canonica e semplificarla nella forma minima e implementarla in logica pas transistor

$$F = A + B + (\bar{A} + \bar{D}) \cdot (B + (\bar{D} + C))$$

4) scrivere come somma canonica, semplificarla nella forma minima e implementarla con PLA

A	B	C	X
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1



5) scrivere come somma canonica e semplificarla nella forma minima e implementarla in logica random CMOS

$$F = \bar{A} \cdot \bar{B} + (\bar{A} + \bar{D}) \cdot (B + (\bar{D} \cdot \bar{C}))$$

6) scrivere come somma canonica e semplificarla nella forma minima e implementarla in logica random pseudo nMOS


$$F = \bar{A} \cdot \bar{B} + (\bar{A} + \bar{D}) \cdot (B + (\bar{D} \cdot \bar{C}))$$

7) scrivere come somma canonica e semplificarla nella forma minima e implementarla in logica random nMOS

$$F = \bar{A} \cdot \bar{B} + (\bar{A} + \bar{D}) \cdot (B + (\bar{D} \cdot \bar{C}))$$

8) Trovare la zona di funzionamento, tensioni e correnti ed il circuito equivalente

$$V_{TH} = 1V, \lambda=0, \beta = 250 \mu A/V^2, I_o = 1 mA, R = 500 \Omega$$



9) margine di rumore

10) funzionamento dell'inverter CMOS

11) NOR CMOS

12) NOR pseudo nMOS

12) curve di uscita e di trasferimento del MOSFET

13) MOSFET


14) diodo

15) caratteristica del diodo

16) caratteristica dell'inverter

17) Trovare la zona di funzionamento, tensioni e correnti ed il circuito equivalente

$V_{dd}=5V$, $V_{\gamma}=0.5V$, $V_{THn}=1V$, $V_{THp}=-1V$, $\lambda=0$, $\beta=20 \mu A/V^2$, $I_{in}=0.1 mA$, $R=1K\Omega$




18) Implementare con PLA

$$\begin{cases} z_1 = A \\ z_2 = A + \bar{A} \cdot \bar{B} \cdot C \\ z_3 = \bar{B} \cdot \bar{C} \\ z_4 = \bar{A} \cdot \bar{B} \cdot C + \bar{A} \cdot B \cdot \bar{C} \end{cases}$$


19) Trovare la zona di funzionamento, tensioni e correnti ed il circuito equivalente

$V_{dd}=5V$, $V_{\gamma}=0.5V$, $V_{THn}=1V$, $V_{THp}=-1V$, $\lambda=0$, $\beta=20 \mu A/V^2$, $V_{in}=4V$, $R=1K\Omega$



20) Trovare la zona di funzionamento, tensioni e correnti ed il circuito equivalente

$V_{dd}=5V$, $V_{\gamma}=0.5V$, $V_{THn}=1V$, $V_{THp}=-1V$, $\lambda=0$, $\beta=20 \mu A/V^2$, $I_o=0.1 mA$, $R=1K\Omega$




21) scrivere come somma canonica e semplificarla nella forma minima

$$F = \overline{(A+B)} \cdot \overline{(A \cdot C + D)} \cdot \overline{(B+C)} \cdot \overline{(B+C+D)}$$

22) Trovare la zona di funzionamento, tensioni e correnti ed il circuito equivalente

$V_{dd}=5V$, $V_{\gamma}=0.5V$, $V_{THn}=1V$, $V_{THp}=-1V$, $\lambda=0$, $\beta=20 \mu A/V^2$, $V_{in}=2V$, $R=1K\Omega$



23) Scrivere la mappa di Karnaugh e individuare gli implicantti primi essenziali e la somma minima.

Implementarla in CMOS

A	B	C	X
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

